 课程目标 |
Cadence培训初级到中级班主要为您介绍从原理图输入到印刷电路板光绘制造文件输出的全线PCB设计流程，通过讲课及上机练习相结合的方式完成Cadence的原理图工具Concept-
HDL、PCB工具Allegro以及相应的建库工具的使用方法的系统培训。通过培训学员可掌握先进的Allegro
Cadence PCB设计流程，完成PCB设计。 |
| 培养对象 |
从事硬件开发的所有人员，以及具有一定基础的高年级本科生或者硕、博士研究生。 |
| 班级规模及环境--热线:4008699035 手机:15921673576/13918613812( 微信同号) |
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后,培训老师留给学员手机和Email,免费提供半年的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 |
| 时间地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
近开课时间(周末班/连续班/晚班）：Cadence初中级开课：2024年11月30日...... |
| 学时和费用 |
★课时：
请咨询在线客服;
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
| 师资团队 |
◆【赵老师】
10年来一直从事FPGA数字电路设计，高速DSP软硬件的开发，高速PCB，Layout设计经验非常丰富。
精通Allegro cadence和candence SPECCTRAQuest等信号完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功开发了多个高速DSP和FPGA结合的高难度项目。
◆【黄老师】
有15年的FPGA和DSP系统硬件开发经验,8年视频和图像处理领域的高速DSP系统硬、软件和FPGA系统的设计和开发经验，高速系统设计经验非常丰富，精通Allegro
cadence和candence SPECCTRAQuest等信号完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB设计工具。
更多师资力量请参见曙海师资团队，请点击这儿查看。 |
| 课程进度安排 |
| 课程大纲 |
学习目标及要求 |
| 学习使用ORCAD 软件进行原理图的制作，电路图的零件设计、使用
Allegro 软件进行 PCBLayout ， PCB 封装制作、高速布线规则设置、出 gerber 文件、用
CAM350 检查 gerber 文件。应用范围：制作高速线路板（如：电脑主板、显卡、交换机主板等）. |
第一阶段 |
1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本设计流程
2 设计输入
2.1 创建原理图工程及设置工作环境
2.2 工程管理器简介
2.3 创建元件库及元件
2.4 创建非规则图形元件
2.5 创建及使用分裂元件
2.6 使用电子数据表创建零件
2.7 添加元件库及放置元件
2.7.1 放置普通元件
2.7.2 放置电源和地
2.8 在同一个页面内创建电气互联
2.8.1 使用wire
2.8.2 使用net alias
2.9 在不同页面之间创建电气互联
2.10 使用总线创建连接
2.10.1 创建总线
2.10.2 命名总线
2.10.3 连接总线与信号线
2.11 编辑原理图的基本操作
2.11.1 选择元件
2.11.2 移动元件
2.11.3 旋转元件
2.11.4 镜像翻转元件
2.11.5 修改元件属性及放置文本
2.12 替换与更新元件
2.12.1 批量替换
2.12.2 批量更新
3 原理图元件库的制作
3.1 元件库的建立
3.2 基本元件的制作
3.3 复杂元件的制作
3.4 元件库快速制作的技巧
|
第二阶段 |
3 从原理图到PCB 工具使用
3.1 ORCAD和PCB编辑工具的关系及如何配合
3.2 原理图的网表如何导入到PCB工具里
3.3 设计同步
3.4 网表文件的生成
3.5 PCB中导入网表
4 原理图高级设计技巧
2.13 使用Edit Browse选项的技巧
2.13.1 使用Parts选项
2.13.2 使用Nets选项
2.14 在原理图中搜索特定元素
2.14.1 搜索元件
2.14.2 查找网络
2.15 原理图页相关操作技巧
2.16 添加Footprint属性
2.16.1 单个添加
2.16.2 批量添加
2.17 生成网表
2.18 生成元件清单 |
第三阶段 |
5 PCB设计准备：Allegro环境、规则设置、PCB布局布线
5.1 Allegro 用户接口
5.2 Allegro 用户环境管理
5.3 焊盘制作工具使用详解
5.4 制作元件流程
5.5 设计板框，手工和快速设计板框技巧
5.6 把逻辑信息导入Allegro
5.7 设定设计约束
5.8 放置元件和放置的技巧
5.9 手动布线和快速自动布线的方法和技巧
6 建立元件库
7 元件PCB封装制作
7.1 PCB封装设计的理论知识
7.2 PCB封装设计的设计过程
7.3 PCB封装设计的设计过程的工具介绍（PAD Designer与Package designer）
7.4 PCB封装设计中的封装的设计
7.5 PCB封装设计中的不规则封装的设计（Shape Symbol的设计）
7.6 PCB封装设计中的焊盘的介绍（过孔的模型建立以及设计）
7.7 PCB封装设计中的规则焊盘封装的设计（Flash Symbol的设计）
7.8 PCB封装设计中的不规则焊盘封装的设计
7.9 盲孔埋孔的设计
7.10 PCB封装设计总结
8 PCB版图设计
8.1 PCB Editor与其它模块的关系（交互）
8.2 PCB Editor设计流程
8.3 建立板框机械符号
8.4 创建电路板
8.5 导入网表
8.6 规划电路板，放置器件
8.7 布局
5.7.1 手工摆放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理图布局
5.7.4 交互摆放原理图和pcb图
8.8 交换功能
9 约束管理器
9.1 约束管理器的介绍
9.2 约束管理器的优先级
9.3 设置间距规则
9.4 设置物理规则
9.5 设置元件属性
9.5.1 添加元件属性
9.5.2 添加网络属性
9.5.3 添加“Fix”和“Room”属性
9.5.4 属性和元素的显示
9.5.5 删除属性和元素
9.6 设置布线约束
6.6.1 创建Bus和差分对以及群组
6.6.2 设置线路以及阻抗
6.6.3 设置大/小传输延时，相对传输延时
9.7 约束管理器的其它设置
6.7.1 信号完整性设置
6.7.2 时序约束设置
6.7.3 在线检查模式 |
第四阶段 |
10 布线
10.1 布线的基本原则
10.2 布线的基本设置
10.2.1 设置格点
10.2.2 过孔的编辑
10.2.3 导线的编辑
10.2.4 布线方法
10.2.5 布线调整
10.3 自动布线
10.3.1 使用Auto Router自动布线
10.3.2 使用CCT自动布线
11 铺铜
11.1 基本概念
11.2 平面层铺铜
11.2.1 为电源层铺铜
11.2.2 为Gnd层铺铜
11.3 分割平面层铺铜
11.3.1 使用Anti Etch分割平面层铺铜
11.3.2 添加多边形方法分割平面层铺铜
13 PCB后续处理
13.1 可装配性检查
13.2 添加测试点
13.3 添加和删除泪滴
13.4 表面层铺铜
13.5 DRC检查
13.6 重排元件编号
13.7 文字的调整
13.8 丝印层调整
14 设计输出
14.1 输出光绘文件
14.1.1 设置Aperture参数
14.1.2 设置光绘参数
14.1.3 输出artwork文件
14.2 输出钻孔数据
14.2.1 颜色与可视性检查
14.2.2 钻孔文件参数设置与钻孔图的生成
14.3 生成Gerbel文件
14.4 PCB打印输出
14.5 输出元件清单
15 Cadence16.x的高级功能
15.1 env文件的格式和修改
16.PCB数据后处理：覆铜、生产加工数据输出 |
第五阶段 项目实战，一步步手把手教你完成一个完整的DSP6713视频、图像处理开发板 |
DSP6713视频、图像处理开发板设计主要内容有:
1.DSP6713开发板功能方框图培训。
2.元件库建立管理
3.DSP6713开发板原理图设计
4.DSP6713开发板PCB叠层结构、阻抗控制介绍
5.DSP6713开发板PCB布局以及布线设计
6.DSP6713开发板EMC设计
7.出Gerber文件
8.DSP6713开发板PCB设计实例 |
合作伙伴与授权机构
shuhaipeixun
1299983702
总部李老师